2026-06-16 — 次瀏覽 · 台積電（NYSE: TSM） · CoPoS 面板封裝線，龍潭廠 · 面板級先進封裝 — CoPoS（Chip-on-Panel-on-Substrate）
台積電龍潭 CoPoS 試線雙軌廠商評估：全球大廠對決台灣本土供應商，面板級封裝量產目標 2028–29
台積電龍潭 CoPoS 試線同步評估全球設備大廠與台灣本土供應商，在製程穩定性、成本與交期上進行正面較量。310×310 mm 面板格式針對 AI 超越光罩尺寸限制的需求，量產目標定於 2028–29 年。
台積電龍潭在做什麼
根據 TrendForce 6 月 16 日的報導，台積電位於龍潭的先進封裝研發與試產設施正在其 CoPoS（Chip-on-Panel-on-Substrate）試線上，運行兩條平行的設備評估軌道。一條使用全球半導體設備大廠（據悉包括應用材料、東京電子及Lam Research）的工具；另一條使用台灣本土供應商的工具。兩條軌道在製程穩定性、設備成本及交貨期限上進行正面比較。
正在試產的製程是在 310×310 mm 玻璃基板上進行面板級封裝——面積遠大於 CoWoS 目前使用的 300mm 晶圓。CoPoS 是台積電對玻璃面板晶片嵌入技術的命名，將晶片（包括運算晶片與記憶體）嵌入玻璃面板後，以晶圓廠等級的精度在更大面積上佈設互連線路。
為何面板級封裝對 AI 至關重要
驅動力在於幾何限制。NVIDIA Hopper 與 Blackwell 晶片已將 CoWoS-L 封裝推至最大光罩尺寸極限——互連基板約 900 mm²。下一代 GPU（Rubin、Vera Rubin）需要跨越更大面積連接更多晶片。300mm 圓形晶圓限制了每「面板」封裝的最大基板面積；310×310 mm 方形玻璃面板的面積比晶圓大近 40%，讓單個封裝更大、每面板的晶片良率更佳。
對 AI 基礎設施的影響十分直接：如果台積電能夠量產 CoPoS，CoWoS 基板尺寸對 GPU 至 HBM 頻寬的限制便基本消除。Rubin 級及未來晶片在單個 CoPoS 封裝內，能容納更多 HBM4 堆疊、更多 NVLink 晶片，以及更密集的小晶片間距——而非採用多封裝系統。
雙軌策略的邏輯
同步運行兩條廠商軌道並不尋常，成本也頗高。台積電這樣做有幾個原因：
供應鏈韌性。 台積電 2023–2024 年的 CoWoS 爬產受到供應鏈制約，瓶頸之一是 ABF 基板供應，另一個是設備與材料採購集中在少數供應商。面板級封裝使用玻璃基板（不同供應鏈）及不同的設備集合。雙軌並行為供應商選擇提供了充足的彈性。
成本壓力。 玻璃面板封裝製程需要大尺寸沉積、微影及蝕刻工具，技術上與晶圓格式設備相似但不相同。台灣本土供應商在特製型號上可能提供更低成本與更短交期，但全球大廠有更成熟的製程資料庫。雙軌讓台積電獲得真實的成本與良率數據，而非廠商自稱的估算值。
地緣政治避險。 台積電長期承受台灣政府及客戶要求降低單一供應商依賴的壓力。若台灣供應鏈能在試驗中與全球大廠達到同等水準，無論哪條軌道勝出，都具有重要的政策意義。
時間表與量產目標
龍潭 CoPoS 試線的量產準備目標為 2028–2029 年。這一時間表與 Vera Rubin 之後下一代 NVIDIA GPU，以及 AMD MI400 後繼產品的量產爬坡期吻合。2026 年的試線距量產資格認證約有 24–36 個月——對於面板級封裝這樣新穎的製程而言時間相當緊張。
雙軌決策需要在台積電向客戶產品設計確認 CoPoS 依賴關係之前，收斂為單一量產軌道或分層主備方案。根據 2028 年量產目標倒推，這一決策視窗可能落在 2027 年。
值得關注的設備競賽面向
| 類別 | 全球大廠 | 台灣本土供應商 |
|---|---|---|
| 製程資料庫 | 深厚（晶圓格式類比） | 仍在建立中 |
| 交期 | 較長（訂單積壓） | 可能更短 |
| 單台成本 | 較高 | 較低 |
| 客製化速度 | 較慢（大型組織） | 較快（距客戶近） |
| 地緣政治風險 | 較低（多元化） | 較高（台灣集中） |
全球大廠的優勢是知識深度；台灣供應商的優勢是接近度與響應性。台積電最理想的結果可能是混合方案：製程最關鍵步驟（精細間距微影、沉積均勻性）採用全球大廠工具，周邊步驟採用成本與交期優先的台灣供應商工具。
實務觀察
對於追蹤 AI 封裝供應鏈的投資人而言，CoPoS 雙軌公告有兩層含義。近期：台積電已在面板封裝上進入認真的研發支出階段——這不是路線圖投影片，而是正在運行的試產線，競爭廠商的硬體已在現場。長期：贏得本次評估的廠商，將成為可能是本十年最大規模先進封裝建設的主要設備供應商。應用材料、東京電子及 Lam Research 均對封裝業務有可觀的營收曝險；台灣競爭對手多在台灣股市上市，西方分析師關注相對較少。
對於建構三到五年 AI 基礎設施模型的人而言，CoPoS 是去除當前每封裝 GPU 晶片數量上限的技術。封裝基板是 Rubin 級晶片及其後繼者的根本限制。這條試線決定著這個限制能否突破。
鮮少被討論的角度
面板級封裝的物理特性帶來了晶圓格式不存在的問題：面板翹曲。310×310 mm 次毫米厚度的玻璃面板在熱循環過程中的撓曲程度遠超 300mm 矽晶圓。讓銅柱接合、薄膜 RDL 佈線和晶片貼附在翹曲玻璃面板上全部可靠運作，這既是材料科學問題，也是設備問題。能夠解決翹曲補償的廠商——無論是透過材料製程控制還是透過能夠適應面板形狀的自適應微影——無論成本或交期如何，都將贏得這場試驗。這是推動雙軌評估的未被充分報導的核心技術變數：台積電不只在評估工具，更是在評估誰的製程控制能夠駕馭玻璃。