2026-05-19 — 次瀏覽 $RMBS · Rambus + Synopsys · HBM3E / HBM4 controller + PHY IP
HBM Controller 之爭 — Rambus vs Synopsys 競逐 AI 加速器記憶體 IP
Rambus（RMBS）與 Synopsys（SNPS）的 HBM controller IP 之爭，決定哪一顆 AI 加速器矽片如期出貨。每顆 NVIDIA / AMD / 超大規模 ASIC 都載 4-8 個 HBM 堆疊；每個堆疊都用這兩家其中之一的 controller + PHY IP。
每顆 NVIDIA Blackwell、每顆 AMD MI400、每顆超大規模 AI 加速器都掛 4 到 8 個 HBM 堆疊 緊鄰運算 die。每個堆疊與 SoC 溝通需透過 controller + PHY（實體層）IP block，授權自兩家其中之一：Rambus（RMBS） 或 Synopsys（SNPS）。
這是 AI 基建中最被忽視的瓶頸。2024-2025 是 CoWoS 上頭條；2026-2027 將輪到 HBM controller。
HBM Controller IP 區塊實際做什麼
HBM（高頻寬記憶體）是 3D 堆疊 DRAM，住在運算 die 旁邊的矽介層上。要與它溝通，SoC 需要：
| 區塊 | 功用 |
|---|---|
| 記憶體控制器（數位） | 把 SoC 記憶體請求翻譯成 HBM 命令（讀／寫／refresh／訓練） |
| PHY（實體層） | 類比/混訊層，實際以 6.4 Gbps+ 每 pin 的速度驅動 >1000 pin 的 HBM 介面 |
| Refresh + ECC + RAS 邏輯 | 可靠性、可用性、可維護性 —— 在持續 AI 工作量下保持 HBM 穩定 |
| 電源管理 | HBM4 支援 DVFS（動態電壓/頻率調整），controller 管控 |
Controller + PHY 通常打包成單一單位授權。客戶（NVIDIA、AMD、超大規模、有時是 HBM 廠的參考設計）把它實例化在運算 die 旁。
兩家對比
Rambus（RMBS）—— 記憶體 IP 專家
| 面向 | Rambus 定位 |
|---|---|
| HBM3E controller | 量產中，多客戶設計 |
| HBM4 controller | 2025 tape-out 公告；2026 量產矽 |
| PHY 支援 | 8.4-9.6 Gbps/pin（HBM4 規格）；也支援 DDR5 / LPDDR5X / GDDR7 |
| 可靠性功能 | 晶粒上 ECC、post-package repair（PPR）、RAS 計數器 |
| 客戶（揭露） | NVIDIA（透過 HBM 廠參考）、AMD、多個超大規模 ASIC 設計 |
| 商業模式 | 純 IP 授權 + 每堆疊權利金 |
| 強項 | 30+ 年記憶體 IP 血統；與 SK Hynix、Micron、Samsung 參考流程綁最緊 |
| 弱項 | 公司較小（~$10 億市值）；無法與更廣的 EDA 授權打包 |
Synopsys（SNPS）—— 更廣的 IP 目錄含 HBM
| 面向 | Synopsys 定位 |
|---|---|
| HBM3E controller | 透過 DesignWare 量產；在 chiplet 參考流程中包套 |
| HBM4 controller | 2024 公告；2025 sample；2025 末量產 tape-out |
| PHY 支援 | 符合 HBM4 規格（基準 8.4 Gbps/pin，路線圖到 9.6+） |
| 可靠性功能 | ECC、RAS、整合 DesignWare 驗證 IP |
| 客戶（揭露） | 超大規模 ASIC 設計（Google TPU、AWS Trainium、MS Maia 都在設計某處用 Synopsys IP）、Intel、AMD MI300/400 週期 |
| 商業模式 | IP 授權，常與 EDA 工具合約打包 |
| 強項 | 單一供應商便利（EDA + IP + 驗證 + 現在加 ANSYS 模擬）；TSMC 參考流程整合最深 |
| 弱項 | 記憶體 IP 只是眾多產品線之一；專精度不如 Rambus |
為什麼此戰對 AI 產能很重要
三個結構性原因，HBM controller 即將成為限制因素：
1. 下一代 AI 加速器強制 HBM4
Blackwell 級後繼（NVIDIA Rubin、AMD MI500 級、Intel Falcon Shores 2、超大規模 ASIC v2）全部目標 12-Hi 堆疊 HBM4，每堆疊 ~2 TB/s 頻寬、36-48 GB 容量。HBM3E 在 2026 年中對新旗艦 AI 矽片來說已是 EOL。
新 HBM4 controller IP block 必須：
- 在目標晶圓代工（TSMC N3/N2）驗證
- 與 HBM 廠的堆疊共同設計
- 在客戶運算 die 中 tape-out + 首批矽
這是 12-18 個月時間表，從 IP 可用到出貨矽。若 Rambus 或 Synopsys 的 HBM4 IP 延遲，下游客戶也延遲。
2. 量的算術 —— 每個堆疊都付權利金
2026 大略單位算術：
- 500 萬顆 Blackwell 級 GPU 於 2026 出貨（依目前分析師共識）
- × 每 GPU 8 個 HBM 堆疊 = 4,000 萬個 HBM 堆疊
- × 每堆疊 $1-5 controller IP 權利金 = $4,000-2 億美元年化，光 controller IP，加在記憶體營收之上
再加 AMD MI400 + 超大規模 ASIC。2026 年總 HBM controller IP 市場可能是 $1.5-4 億美元，幾乎全部被 Rambus + Synopsys 吃下。
3. HBM5 在地平線上（2027-2028）
JEDEC 的 HBM5 工作小組目標 每堆疊 3+ TB/s 與 64 GB 容量。IP 層必須在矽量產前進化。哪家先推出商業化 HBM5 controller，預設贏下未來 3 年週期 —— HBM IP 一旦贏得設計，切換成本極高。
誰在用誰
揭露偏薄（HBM 客戶關係多 NDA），但公開可追的：
| 矽片 | HBM 世代 | 可能 controller IP | 備註 |
|---|---|---|---|
| NVIDIA Blackwell B200 | HBM3E | 混合（Rambus + Synopsys 各有角色） | 多 HBM 供應商 → 多 IP 接觸 |
| AMD MI300X / MI325X | HBM3 | Rambus 參考流程 | 長期 AMD-Rambus 關係 |
| AMD MI400（即將） | HBM4 | 可能 Synopsys 較重 | Synopsys DesignWare HBM4 公告共同設計 |
| Google TPU v6/v7 | HBM3E | Synopsys（內部客製） | 2024 TPU 簡報揭露 |
| AWS Trainium 3 | HBM3E | Synopsys | 依 AWS 矽片設計夥伴揭露 |
| Intel Falcon Shores 2 | HBM3E → HBM4 | Synopsys + Intel 內部 | 混合模式 |
| Microsoft Maia 2 | HBM3E | 可能 Synopsys | 超大規模 ASIC 偏好 Synopsys 打包 |
頭條觀察： 超大規模偏好 Synopsys（與 EDA 支出打包）。純商賣加速器廠（NVIDIA、AMD）偏好多源。Rambus 在 HBM4 週期搶下份額，因為與 HBM 廠專屬共同設計；但 Synopsys 絕對營收仍領先。
兩家的風險
- HBM 廠內製化。 SK Hynix 有自己的 controller IP 團隊；若開始把預驗證 controller 隨 HBM SKU 出貨，Rambus 與 Synopsys 都損失那些設計的每堆疊權利金。
- 客戶內製化。 深矽片團隊的超大規模（Google、AWS）可能想完全擁有設計而把 HBM controller 內製化。時間表大概 2027-2028。封頂可觸及市場。
- HBM4 規格延遲。 9.6 Gbps/pin 變體仍在 JEDEC 定稿。若規格有意義改動，兩家都得重新 tape-out —— 對兩家都貴。
Practitioner note
對開發者／矽片設計者：
- 若你在規劃自研 AI 加速器，從 IP 授權簽訂到首批矽預算 4-6 個季度。HBM4 IP 可用性是關鍵路徑前置時間，不是運算 IP。
- 盡可能 HBM controller IP 多源。 兩家的矽都可運作；週期中段引進備援困難，但一開始就雙源可防單一供應商延遲卡死 tape-out。
- 對投資人： HBM controller 權利金流對 AI 伺服器量 × HBM 強度的槓桿最大。RMBS 是純押注；SNPS 是打包押注。兩家都在 2026-2028 HBM4-HBM5 轉換中複利。
被低估的角度：HBM controller IP 是 AI 基建中悄悄複利的那層。當業界頭條聚焦 TSMC 產能、NVIDIA GPU 出貨、記憶體模組 ASP 時，每堆疊 controller 權利金一路成長 —— 因為每顆加速器都載 4-8 個堆疊。若 2026 年全 AI 矽片出貨 5,000 萬個 HBM 堆疊、2028 年擴張到 2 億個，IP 層就以矽片量速度複利。除非有人算給你看，否則它是隱形的。