2026-05-18 — 次浏览 $CDNS · Cadence · Innovus · Genus · Tempus · Tensilica · JedAI
Cadence（CDNS）— EDA + Tensilica IP，设计每颗 AI 芯片的双寡占共主
Cadence 是第二大 EDA 厂，与 Synopsys 共为设计工具双寡占。Cerebrus AI place-and-route + JedAI 平台 + Tensilica DSP/AI cores。每颗 Apple A 系列、Qualcomm、Tesla FSD 芯片都用 Cadence 工具。
Cadence（NASDAQ: CDNS）是 第二大 EDA 厂 与 Synopsys 共为设计工具双寡占。在 IP 目录规模上 Synopsys 领先，但 Cadence 在 AI 驱动设计工具上领先 —— Cerebrus AI place-and-route 与 JedAI 生成式 AI 平台，两者在每客户采用率上都领先 Synopsys 对应产品。
Cadence 在卖什么
| 产品线 | 是什么 | 出货在哪 |
|---|---|---|
| Innovus + Genus | Place-and-route + synthesis | 每个先进节点数字设计 |
| Tempus + Quantus | Static timing + RC 提取 | 全部旗舰 SoC 与 AI 加速器 |
| Spectre + Virtuoso | Analog/mixed-signal 设计 + 仿真 | 每个 PHY、每个 PLL、每个模拟块 |
| Tensilica processor IP | DSP + AI cores | >95% 移动音频/相机 ISP、车用 ADAS |
| Cerebrus + JedAI | AI 驱动设计（place-and-route、验证） | NVIDIA、Apple、Samsung 都披露采用 |
| Allegro PCB | 硬件设计平台 | 数据中心 + 车用系统 |
Cerebrus + JedAI 角度
让 Cadence 与众不同的结构性押注：AI 驱动设计工具带来的 PPA 提升，虽然 Synopsys 也做得到，但客户感受不同。 Cerebrus 在 place-and-route 问题上用强化学习；JedAI 是验证 + debug 的生成式 AI 平台。
采用有充分纪录：
- NVIDIA 披露在 Hopper + Blackwell 设计周期使用 Cerebrus
- Apple 全线使用 Cadence 工具（在 ARM 上拿架构授权，设计工具来自 Cadence）—— A 系列与 M 系列
- TSMC 的参考流程把 Cerebrus 与 DSO.ai 都列为核准的 AI 设计助手
对 Synopsys 与 Cadence 中立的客户两家都买；跟 Cadence 20 年的客户留在 Cadence。锁定是双向的。
Tensilica —— 隐形的量产牌
不那么明显的 Cadence 营收尾巴是 Tensilica processor IP —— 可配置的 DSP + AI cores 授权到：
- 移动音频 + 相机 ISP —— >95% 智能手机在音频 + 影像处理管线跑 Tensilica DSP。Apple、Qualcomm、MediaTek 都在用。每台装置权利金小（约 $0.10-0.50）但量是数十亿单位。
- 车用 ADAS —— Tesla FSD、BMW、Mercedes 的相机处理
- 边缘 AI 加速器 —— Tensilica HiFi（音频）、Vision（影像）、Vision Q8（AI 推理）cores
Tensilica 是 ARM 移动主导性的被低估双生：ARM 授权 CPU、Cadence-Tensilica 授权 DSP，两者并排运行。不同芯片，同样的每装置权利金模式。
与 Synopsys 比较
| Cadence | Synopsys | |
|---|---|---|
| EDA 占比（先进节点） | ~30-35% | ~35-40% |
| IP 目录 | ~1500 个（聚焦） | ~4500 个（广泛） |
| AI 驱动设计工具 | Cerebrus + JedAI（采用率领先） | DSO.ai（TSMC 参考流程领先） |
| 特色 IP | Tensilica DSP/AI（移动主导） | ARC cores（通用） |
| 多物理 | 有限（Spectre 模拟） | ANSYS 并购（全覆盖） |
| 市值 | ~$700 亿 | ~$800 亿 |
Cadence 略小、更聚焦。Synopsys 是更宽的押注；Cadence 是更窄、AI 工具故事更紧的押注。两者在客户堆叠里都不可替代。
2026 成长动力
三个主轴：
- AI 加速器设计起跑。 每颗新 ASIC（Trainium 3、TPU v7、Microsoft Maia 2 等）都是付 Cadence 钱的设计事件。自研硅片扩散 = Cadence 营收。
- 车用 ADAS 拉动。 Tesla FSD、中国车厂（BYD、NIO、Xpeng）、欧洲豪华品牌都在做自研硅片。Cadence 赢这些，因为 Tensilica + Innovus 是 ADAS 设计的预设。
- 3D-IC + 先进封装。 Chiplet、CoWoS、hybrid bonding —— 这些是新兴 EDA 问题。Cadence 自 2024 年起在 3D-IC 工具上领先。
风险
- Synopsys ANSYS 驱动的多物理推进。 若多物理建模对先进节点设计变成强制，Synopsys 的 ANSYS 并购有利于 Synopsys。Cadence 用合作回应但整合上尚未匹敌。
- EDA 营收周期性。 与 Synopsys 一样，Cadence 跨节点迁移年有点不均。季度新接订单比季度营收更重要。
- 中国曝险。 与 Synopsys 类似的出口管制风险，约 8-10% 营收。
Practitioner note
对开发者：
- 若你在设计模拟 IP（PLL、ADC、DAC、RF、任何 mixed-signal），Cadence Spectre + Virtuoso 是事实标准。Synopsys 也在这空间但 Cadence 是预设流程。
- 对车用 / 边缘 AI startup， Tensilica processor IP 是在你 SoC 中得到一个可工作的 DSP/AI 块最便宜的路径。可自助授权、文档齐全、懂的工程师池子大。
- 对投资人： Cadence 是相对 Synopsys「倍数较高、IP 目录较少」的押注。两者随总体半导体设计量同向移动；Cadence 对 AI 加速器设计起跑的杠杆稍多一点。
被低估的角度：EDA 双寡占是唯一同时是「AI 曝险」又「fab 周期无关」的池子。 当 TSMC 产能紧张时，芯片设计只是边际变慢（设计师迭代更久而不是更少）；当 TSMC 产能宽松时，设计量上升。EDA 营收跨周期比芯片营收更稳 —— Cadence + Synopsys 两家都复利下去。