2026-05-18 — 次瀏覽 $CDNS · Cadence · Innovus · Genus · Tempus · Tensilica · JedAI
Cadence（CDNS）— EDA + Tensilica IP，設計每顆 AI 晶片的雙寡占共主
Cadence 是第二大 EDA 廠，與 Synopsys 共為設計工具雙寡占。Cerebrus AI place-and-route + JedAI 平台 + Tensilica DSP/AI cores。每顆 Apple A 系列、Qualcomm、Tesla FSD 晶片都用 Cadence 工具。
Cadence（NASDAQ: CDNS）是 第二大 EDA 廠 與 Synopsys 共為設計工具雙寡占。在 IP 目錄規模上 Synopsys 領先，但 Cadence 在 AI 驅動設計工具上領先 —— Cerebrus AI place-and-route 與 JedAI 生成式 AI 平台，兩者在每客戶採用率上都領先 Synopsys 對應產品。
Cadence 在賣什麼
| 產品線 | 是什麼 | 出貨在哪 |
|---|---|---|
| Innovus + Genus | Place-and-route + synthesis | 每個先進節點數位設計 |
| Tempus + Quantus | Static timing + RC 抽取 | 全部旗艦 SoC 與 AI 加速器 |
| Spectre + Virtuoso | Analog/mixed-signal 設計 + 模擬 | 每個 PHY、每個 PLL、每個類比區塊 |
| Tensilica processor IP | DSP + AI cores | >95% 行動音訊/相機 ISP、車用 ADAS |
| Cerebrus + JedAI | AI 驅動設計（place-and-route、驗證） | NVIDIA、Apple、Samsung 都揭露採用 |
| Allegro PCB | 硬體設計平台 | 資料中心 + 車用系統 |
Cerebrus + JedAI 角度
讓 Cadence 與眾不同的結構性押注：AI 驅動設計工具帶來的 PPA 提升，雖然 Synopsys 也做得到，但客戶感受不同。 Cerebrus 在 place-and-route 問題上用強化學習；JedAI 是驗證 + debug 的生成式 AI 平台。
採用有充分紀錄：
- NVIDIA 揭露在 Hopper + Blackwell 設計週期使用 Cerebrus
- Apple 全線使用 Cadence 工具（在 ARM 上拿架構授權，設計工具來自 Cadence）—— A 系列與 M 系列
- TSMC 的參考流程把 Cerebrus 與 DSO.ai 都列為核准的 AI 設計助手
對 Synopsys 與 Cadence 中立的客戶兩家都買；跟 Cadence 20 年的客戶留在 Cadence。鎖定是雙向的。
Tensilica —— 隱形的量產牌
不那麼明顯的 Cadence 營收尾巴是 Tensilica processor IP —— 可配置的 DSP + AI cores 授權到：
- 行動音訊 + 相機 ISP —— >95% 智慧手機在音訊 + 影像處理管線跑 Tensilica DSP。Apple、Qualcomm、MediaTek 都在用。每台裝置權利金小（約 $0.10-0.50）但量是數十億單位。
- 車用 ADAS —— Tesla FSD、BMW、Mercedes 的相機處理
- 邊緣 AI 加速器 —— Tensilica HiFi（音訊）、Vision（影像）、Vision Q8（AI 推論）cores
Tensilica 是 ARM 行動主導性的被低估雙生：ARM 授權 CPU、Cadence-Tensilica 授權 DSP，兩者並排運行。不同晶片，同樣的每裝置權利金模式。
與 Synopsys 比較
| Cadence | Synopsys | |
|---|---|---|
| EDA 占比（先進節點） | ~30-35% | ~35-40% |
| IP 目錄 | ~1500 個（聚焦） | ~4500 個（廣泛） |
| AI 驅動設計工具 | Cerebrus + JedAI（採用率領先） | DSO.ai（TSMC 參考流程領先） |
| 特色 IP | Tensilica DSP/AI（行動主導） | ARC cores（通用） |
| 多物理 | 有限（Spectre 類比） | ANSYS 併購（全覆蓋） |
| 市值 | ~$700 億 | ~$800 億 |
Cadence 略小、更聚焦。Synopsys 是更寬的押注；Cadence 是更窄、AI 工具故事更緊的押注。兩者在客戶堆疊裡都不可替代。
2026 成長動力
三個主軸：
- AI 加速器設計起跑。 每顆新 ASIC（Trainium 3、TPU v7、Microsoft Maia 2 等）都是付 Cadence 錢的設計事件。自研矽片擴散 = Cadence 營收。
- 車用 ADAS 拉動。 Tesla FSD、中國車廠（BYD、NIO、Xpeng）、歐洲豪華品牌都在做自研矽片。Cadence 贏這些，因為 Tensilica + Innovus 是 ADAS 設計的預設。
- 3D-IC + 先進封裝。 Chiplet、CoWoS、hybrid bonding —— 這些是新興 EDA 問題。Cadence 自 2024 年起在 3D-IC 工具上領先。
風險
- Synopsys ANSYS 驅動的多物理推進。 若多物理建模對先進節點設計變成強制，Synopsys 的 ANSYS 併購有利於 Synopsys。Cadence 用合作回應但整合上尚未匹敵。
- EDA 營收週期性。 與 Synopsys 一樣，Cadence 跨節點遷移年有點不均。季度新接訂單比季度營收更重要。
- 中國曝險。 與 Synopsys 類似的出口管制風險，約 8-10% 營收。
Practitioner note
對開發者：
- 若你在設計類比 IP（PLL、ADC、DAC、RF、任何 mixed-signal），Cadence Spectre + Virtuoso 是事實標準。Synopsys 也在這空間但 Cadence 是預設流程。
- 對車用 / 邊緣 AI startup， Tensilica processor IP 是在你 SoC 中得到一個可工作的 DSP/AI 區塊最便宜的路徑。可自助授權、文件齊全、懂的工程師池子大。
- 對投資人： Cadence 是相對 Synopsys「倍數較高、IP 目錄較少」的押注。兩者隨總體半導體設計量同向移動；Cadence 對 AI 加速器設計起跑的槓桿稍多一點。
被低估的角度：EDA 雙寡占是唯一同時是「AI 曝險」又「fab 週期無關」的池子。 當 TSMC 產能緊張時，晶片設計只是邊際變慢（設計師迭代更久而不是更少）；當 TSMC 產能寬鬆時，設計量上升。EDA 營收跨週期比晶片營收更穩 —— Cadence + Synopsys 兩家都複利下去。