2026-05-18 — 조회 $CDNS · Cadence · Innovus · Genus · Tempus · Tensilica · JedAI
Cadence(CDNS) — EDA + Tensilica IP, 모든 AI 칩을 설계하는 듀오폴리의 공동 리더
Cadence는 #2 EDA 벤더이자 Synopsys와 설계 도구 듀오폴리의 공동 리더. Cerebrus AI place-and-route + JedAI 플랫폼 + Tensilica DSP/AI 코어. 모든 Apple A 시리즈, Qualcomm, Tesla FSD 칩이 Cadence 도구를 사용.
Cadence(NASDAQ: CDNS)는 #2 EDA 벤더이자 Synopsys와 설계 도구 듀오폴리의 공동 리더. IP 카탈로그 규모에서는 Synopsys가 앞서지만, Cadence는 AI 구동 설계 도구에서 앞선다 —— Cerebrus AI place-and-route와 JedAI 생성 AI 플랫폼은 모두 고객별 채택률에서 Synopsys 동등 제품을 앞선다.
Cadence가 파는 것
| 제품 라인 | 내용 | 출하 영역 |
|---|---|---|
| Innovus + Genus | Place-and-route + 합성 | 모든 첨단 노드 디지털 설계 |
| Tempus + Quantus | 정적 타이밍 + RC 추출 | 모든 플래그십 SoC와 AI 가속기 |
| Spectre + Virtuoso | 아날로그/믹스드 시그널 설계 + 시뮬레이션 | 모든 PHY, 모든 PLL, 모든 아날로그 블록 |
| Tensilica 프로세서 IP | DSP + AI 코어 | >95% 모바일 오디오/카메라 ISP, 자동차 ADAS |
| Cerebrus + JedAI | AI 구동 설계(place-and-route, 검증) | NVIDIA, Apple, Samsung 모두 채택 공개 |
| Allegro PCB | 하드웨어 설계 플랫폼 | 데이터센터 + 자동차 시스템 |
Cerebrus + JedAI 각도
Cadence를 차별화하는 구조적 베팅: AI 구동 설계 도구가 가져오는 PPA 개선은 Synopsys도 할 수 있지만, 고객 체감이 다르다. Cerebrus는 place-and-route 문제에 강화학습 사용; JedAI는 검증 + 디버그용 생성 AI 플랫폼.
채택은 충분히 문서화:
- NVIDIA는 Hopper + Blackwell 설계 사이클에서 Cerebrus 사용을 공개
- Apple은 라인 전체에서 Cadence 도구 사용(ARM에서 아키텍처 라이선스, 설계 도구는 Cadence) —— A 시리즈와 M 시리즈
- TSMC 레퍼런스 플로가 Cerebrus와 DSO.ai 둘 다 승인된 AI 설계 어시스턴트로 포함
Synopsys와 Cadence 사이 중립인 고객은 둘 다 구매; Cadence와 20년 함께한 고객은 Cadence에 머문다. 락인은 양방향.
Tensilica —— 사일런트 볼륨 플레이
비자명한 Cadence 매출 꼬리는 Tensilica 프로세서 IP —— 설정 가능한 DSP + AI 코어가 다음에 라이선스됨:
- 모바일 오디오 + 카메라 ISP —— >95% 스마트폰이 오디오 + 이미지 처리 파이프라인에서 Tensilica DSP 실행. Apple, Qualcomm, MediaTek 모두 사용. 디바이스당 로열티는 작음(약 $0.10-0.50)이지만 볼륨은 수십억 유닛.
- 자동차 ADAS —— Tesla FSD, BMW, Mercedes의 카메라 처리
- 엣지 AI 가속기 —— Tensilica HiFi(오디오), Vision(이미지), Vision Q8(AI 추론) 코어
Tensilica는 ARM의 모바일 지배의 과소평가된 쌍둥이: ARM이 CPU를 라이선스, Cadence-Tensilica가 옆에서 도는 DSP를 라이선스. 다른 칩, 같은 디바이스당 로열티 모델.
Synopsys와 비교
| Cadence | Synopsys | |
|---|---|---|
| EDA 점유율(첨단 노드) | ~30-35% | ~35-40% |
| IP 카탈로그 | ~1500개(포커스) | ~4500개(광범위) |
| AI 구동 설계 도구 | Cerebrus + JedAI(채택률 선도) | DSO.ai(TSMC 레퍼런스 플로 선도) |
| 특수 IP | Tensilica DSP/AI(모바일 지배) | ARC 코어(범용) |
| 멀티 피직스 | 제한적(Spectre 아날로그) | ANSYS 인수(완전 커버리지) |
| 시가총액 | ~$700억 | ~$800억 |
Cadence는 약간 작고, 더 포커스. Synopsys는 더 넓은 베팅; Cadence는 더 좁고 AI 도구 스토리가 더 단단한 베팅. 둘 다 고객 스택에서 대체 불가.
2026 성장 동력
세 가지 흐름:
- AI 가속기 설계 시작. 모든 새 ASIC(Trainium 3, TPU v7, Microsoft Maia 2 등)이 Cadence에 지불하는 설계 이벤트. 커스텀 실리콘 확산 = Cadence 매출.
- 자동차 ADAS 램프. Tesla FSD, 중국 자동차 메이커(BYD, NIO, Xpeng), 유럽 프리미엄 브랜드 모두 자체 실리콘 설계 중. Tensilica + Innovus가 ADAS 설계의 기본이라 Cadence가 이들을 가져간다.
- 3D-IC + 첨단 패키징. 칩렛, CoWoS, 하이브리드 본딩 —— 이들은 신흥 EDA 문제. Cadence는 2024년 이래 3D-IC 도구에서 선도.
리스크
- Synopsys ANSYS 구동 멀티 피직스 푸시. 멀티 피직스 모델링이 첨단 노드 설계에 필수가 되면 Synopsys의 ANSYS 인수가 Synopsys에 유리. Cadence는 파트너십으로 대응하지만 통합으로는 맞서지 못함.
- EDA 매출 주기성. Synopsys와 마찬가지로 Cadence는 노드 이전 해를 가로지르며 다소 들쭉날쭉. 분기 수주가 분기 매출보다 중요.
- 중국 익스포저. Synopsys와 유사한 수출 통제 리스크, 매출의 ~8-10%.
Practitioner note
빌더 대상:
- 아날로그 IP(PLL, ADC, DAC, RF, 어떤 믹스드 시그널이든)를 설계한다면, Cadence Spectre + Virtuoso가 사실상 표준. Synopsys도 이 공간에 있지만 Cadence가 기본 플로.
- 자동차 / 엣지 AI 스타트업 대상, Tensilica 프로세서 IP는 SoC에서 동작하는 DSP/AI 블록을 얻는 가장 저렴한 경로. 셀프 라이선싱 가능, 문서 충실, 아는 엔지니어 풀 큼.
- 투자자 대상: Cadence는 Synopsys 대비 「배수 높고, IP 카탈로그 적은」 베팅. 둘 다 전체 반도체 설계 볼륨과 함께 움직이며, Cadence는 AI 가속기 설계 시작에 대한 레버리지가 약간 더 높다.
과소평가된 각도: EDA 듀오폴리는 「AI 익스포저」이면서 「fab 사이클 비의존」인 유일한 풀. TSMC 캐파가 빡빡할 때 칩 설계는 한계적으로만 둔화(설계자는 줄이지 않고 더 오래 반복); TSMC 캐파가 풀리면 설계 볼륨 상승. EDA 매출은 사이클을 가로질러 칩 매출보다 안정적 —— Cadence + Synopsys 둘 다 그것으로 복리해간다.