2026-05-18 — ビュー $CDNS · Cadence · Innovus · Genus · Tempus · Tensilica · JedAI
Cadence（CDNS）— EDA + Tensilica IP、すべての AI チップを設計するデュオポリの共同リーダー
Cadence は #2 の EDA ベンダーで、Synopsys と設計ツールデュオポリの共同リーダー。Cerebrus AI place-and-route + JedAI プラットフォーム + Tensilica DSP/AI コア。すべての Apple A シリーズ、Qualcomm、Tesla FSD チップで Cadence ツールを使用。
Cadence（NASDAQ: CDNS）は #2 の EDA ベンダー で、Synopsys と 設計ツールデュオポリの共同リーダー。IP カタログの規模では Synopsys がリードするが、Cadence は AI 駆動設計ツールでリード —— Cerebrus AI place-and-route と JedAI 生成 AI プラットフォームは、両方とも顧客別採用率で Synopsys の同等品を上回る。
Cadence が販売するもの
| プロダクトライン | 内容 | 出荷先 |
|---|---|---|
| Innovus + Genus | Place-and-route + 合成 | すべての先端ノードデジタル設計 |
| Tempus + Quantus | スタティックタイミング + RC 抽出 | すべてのフラッグシップ SoC と AI アクセラレータ |
| Spectre + Virtuoso | アナログ/ミックスドシグナル設計 + シミュレーション | すべての PHY、すべての PLL、すべてのアナログブロック |
| Tensilica プロセッサ IP | DSP + AI コア | >95% のモバイルオーディオ/カメラ ISP、自動車 ADAS |
| Cerebrus + JedAI | AI 駆動設計（place-and-route、検証） | NVIDIA、Apple、Samsung がすべて採用を開示 |
| Allegro PCB | ハードウェア設計プラットフォーム | データセンター + 自動車システム |
Cerebrus + JedAI の角度
Cadence を差別化する構造的な賭け：AI 駆動設計ツールは Synopsys でも実現できる PPA 改善をもたらすが、顧客の感じ方が異なる。 Cerebrus は place-and-route 問題に強化学習を使用。JedAI は検証 + デバッグ用の生成 AI プラットフォーム。
採用は十分に文書化されている：
- NVIDIA は Hopper + Blackwell 設計サイクルでの Cerebrus 採用を開示
- Apple はライン全体で Cadence ツールを使用（ARM のアーキテクチャライセンス、Cadence の設計ツール）—— A シリーズと M シリーズ
- TSMC のリファレンスフローは Cerebrus と DSO.ai の両方を承認 AI 設計アシスタントとして含む
Synopsys と Cadence の間で中立な顧客は両方を購入する；20 年間 Cadence と一緒の顧客は Cadence に留まる。ロックインは双方向。
Tensilica —— サイレントなボリューム・プレイ
非自明な Cadence 収益のテールは Tensilica プロセッサ IP —— 設定可能な DSP + AI コアが以下にライセンスされる：
- モバイルオーディオ + カメラ ISP —— >95% のスマホがオーディオ + 画像処理パイプラインで Tensilica DSP を実行。Apple、Qualcomm、MediaTek が使用。デバイスあたりロイヤリティは小さい（約 $0.10-0.50）が、ボリュームは数十億ユニット。
- 自動車 ADAS —— Tesla FSD、BMW、Mercedes のカメラ処理
- エッジ AI アクセラレータ —— Tensilica HiFi（オーディオ）、Vision（画像）、Vision Q8（AI 推論）コア
Tensilica は ARM のモバイル支配の過小評価された二重：ARM が CPU をライセンス、Cadence-Tensilica が並行して走る DSP をライセンス。異なるチップ、同じデバイスあたりロイヤリティモデル。
Synopsys との比較
| Cadence | Synopsys | |
|---|---|---|
| EDA シェア（先端ノード） | ~30-35% | ~35-40% |
| IP カタログ | ~1500 タイトル（フォーカス） | ~4500 タイトル（広範） |
| AI 駆動設計ツール | Cerebrus + JedAI（採用率でリード） | DSO.ai（TSMC リファレンスフローでリード） |
| 特殊 IP | Tensilica DSP/AI（モバイル支配） | ARC コア（汎用） |
| マルチフィジックス | 限定（Spectre アナログ） | ANSYS 買収（完全カバレッジ） |
| 時価総額 | ~$700 億 | ~$800 億 |
Cadence はわずかに小さく、よりフォーカス。Synopsys は広い賭け、Cadence はより狭く AI ツール物語が引き締まった賭け。両方とも顧客スタックで非置換可能。
2026 年の成長ドライバー
3 つのスレッド：
- AI アクセラレータの設計開始。 すべての新 ASIC（Trainium 3、TPU v7、Microsoft Maia 2 など）が Cadence に支払う設計イベント。カスタムシリコンの拡散 = Cadence 収益。
- 自動車 ADAS の立ち上がり。 Tesla FSD、中国自動車メーカー（BYD、NIO、Xpeng）、欧州プレミアムブランドがすべて自社シリコンを設計。Tensilica + Innovus が ADAS 設計のデフォルトであるため、Cadence がこれらを勝ち取る。
- 3D-IC + 先端パッケージング。 チップレット、CoWoS、ハイブリッドボンディング —— これらは新興 EDA 問題。Cadence は 2024 年以来 3D-IC ツーリングで先行。
リスク
- Synopsys ANSYS 駆動のマルチフィジックスプッシュ。 マルチフィジックスモデリングが先端ノード設計で必須になれば、Synopsys の ANSYS 買収が Synopsys に有利。Cadence はパートナーシップで対応しているが統合では並んでいない。
- EDA 収益の循環性。 Synopsys と同様、Cadence はノード移行年を跨ぐと多少凸凹。四半期予約が四半期収益より重要。
- 中国エクスポージャー。 Synopsys と同様の輸出規制リスク、収益の ~8-10%。
Practitioner note
ビルダー向け：
- アナログ IP（PLL、ADC、DAC、RF、何でもミックスドシグナル）を設計しているなら、Cadence Spectre + Virtuoso が事実上の標準。Synopsys もこの空間にあるが、Cadence がデフォルトフロー。
- 自動車 / エッジ AI スタートアップ向け、 Tensilica プロセッサ IP は SoC で動く DSP/AI ブロックを得る最も安い経路。セルフライセンス可能、ドキュメント充実、知っているエンジニアプールが大きい。
- 投資家向け： Cadence は Synopsys に対して「マルチプル高め、IP カタログ少なめ」のプレイ。両者とも全体半導体設計ボリュームと連動して動く；Cadence は AI アクセラレータ設計開始に対するレバレッジがわずかに高い。
過小評価される角度：EDA デュオポリは「AI エクスポージャー」かつ「fab サイクル非依存」の唯一のプール。 TSMC キャパが逼迫すると、チップ設計は限界的にしか減速しない（設計者は減らさず長く繰り返す）；TSMC キャパが緩むと設計ボリュームが上昇。EDA 収益はサイクルを通じてチップ収益より安定 —— Cadence + Synopsys は両方ともそれで複利していく。