2026-05-18 — 次浏览 $SNPS · Synopsys · Design Compiler · ICC · PrimeTime · IP catalog

Synopsys（SNPS）— 设计每颗 AI 加速器的 EDA + IP 双寡占龙头

Synopsys 是最大的 EDA 厂与最大的商业 IP 目录（约 4500 个 IP）。每颗 NVIDIA、AMD、超大规模 ASIC、Arm-based 服务器 CPU 都用 Synopsys 工具设计。$350 亿美元的 ANSYS 并购已于 2025 年完成。

Synopsys（NASDAQ: SNPS）是世界最大的 EDA 厂与最大的商业 IP 目录。每颗 NVIDIA Blackwell、每颗 AMD MI400、每颗超大规模自研 ASIC（Google TPU、AWS Trainium、Microsoft Maia）、每颗 Arm-based 服务器 CPU，都在 Synopsys 工具里设计完才送到 TSMC 制造。

Synopsys 在卖什么

产品线	是什么	营收角色
设计工具（EDA）	Design Compiler、IC Compiler II、Fusion Compiler、PrimeTime	约 50% 营收，约 70% 经常性
验证	VCS 模拟器、Verdi debug、ZeBu 仿真	约 25% 营收
IP 目录	约 4500 个 IP — 接口 IP（PCIe Gen6、USB4、HBM、DDR5）、foundation IP、安全 IP、ARC processor cores	约 20% 营收，成长最快区块
ANSYS（2025 已完成）	多物理仿真（热、结构、RF）	新区块 —— TAM 扩张约 $50 亿美元

为什么是「铲子与镐」

每颗 AI 工作量芯片走以下漏斗：

架构师设计 ASIC  →  付 Synopsys + Cadence 给 EDA 工具
       ↓
设计工程师用 Synopsys IP（PCIe / USB / DDR / HBM）  →  每颗芯片付 IP 权利金
       ↓
验证工程师跑 VCS 仿真  →  付 Synopsys 算力 + 授权
       ↓
TSMC tape out  →  Synopsys 营收收尾，TSMC 营收开始

Synopsys 在 TSMC 看到设计前收一轮钱，而且继续从每颗出货的芯片收权利金。每个设计两个营收事件。

AI 驱动 EDA 的杠杆：DSO.ai

2026 年不那么明显的杠杆是 DSO.ai —— Synopsys 的 AI 驱动设计空间优化工具。DSO.ai 用强化学习找比人类设计师更好的 PPA（power, performance, area）目标，时间少 50%。

采用是真的：

NVIDIA 披露在 H100/Blackwell 设计周期使用 DSO.ai
Samsung Foundry 签多年期 DSO.ai 合约用于先进节点设计
TSMC 的参考流程把 DSO.ai 列为 N3/N2 的预设

这是「AI 设计 AI 芯片」 —— Synopsys 把优化变现。每个 DSO.ai 客户比基准 EDA 多付溢价 —— 通常合约规模上提 30-50%。

ANSYS 并购扩张 TAM

2025 年 1 月以 $350 亿美元完成。Synopsys + ANSYS 提供跨：

芯片设计（Synopsys 核心）
多物理仿真（ANSYS —— 热、结构、RF、流体）
System-of-systems 建模（ANSYS + Synopsys 数字孪生）

为什么对 AI 重要：机架与数据中心层级的热建模现在是 EDA 问题。 设计一个 1.4 MW NVIDIA 机架需要与芯片功耗 profile 互动的热仿真。ANSYS 拥有这个工作流；Synopsys + ANSYS 卖整合堆叠。

竞争护城河

	Synopsys	Cadence	Siemens EDA	其他
EDA 占比（先进节点）	~35-40%	~30-35%	~15%	~15%
IP 目录大小	~4500 个	~1500 个	~500	无
晶圆代工参考流程	全部主要（TSMC、Samsung、Intel）	全部主要	部分	无
AI 驱动工具	DSO.ai（领先）	Cerebrus（追赶中）	未披露	无

Synopsys + Cadence 双寡占吃下约 70% 的 EDA 支出。Siemens EDA（前 Mentor Graphics）是第三名，在先进节点落后一段距离。双寡占是结构性的：客户特定工具太多、晶圆代工验证太多、切换成本太高，难以撼动。

风险

EUV / GAA 节点迁移周期。 客户在节点迁移年（N3 → N2 → A16）花更多 EDA；营收跨年颠簸。
中国出口管制。 Synopsys 部分先进节点 EDA 对 PRC 销售受限。约 10% 营收曝险。
ANSYS 整合。 $350 亿美元的并购 —— 整合风险真实；大型 EDA 整合的历史纪录是参差不齐。

Practitioner note

对依赖芯片设计的开发者：

若你在做自研硅片（即使小型 ASIC）， Synopsys + Cadence 授权占你 80%+ 设计成本。据此规划 —— EDA 授权合约通常是 3 年期承诺，每席 $1-10M。
DSO.ai 缩短设计周期 30-50%。 若你的竞争对手在用而你没用，相同复杂度的 time-to-silicon 落后 6-12 个月。对 startup 来说有差。
盯 IP 目录采用率。 Synopsys 在非 NVIDIA 设计中越来越是 PCIe Gen6 + HBM4 PHY 的预设。和 Rambus 跟同一个升级周期，但客户组合不同。

被低估的角度：Synopsys + Cadence 是唯二「营收依赖芯片设计起跑、不是芯片出货」的基建 IP 名。 当 AI capex 超前 TSMC 厂拉动（capex 公告领先营收 18-24 个月），Synopsys 是领先指标。盯 Synopsys 季度新接订单，比芯片出货周期早 6-12 个月。