2026-05-18 — 조회 $SNPS · Synopsys · Design Compiler · ICC · PrimeTime · IP catalog

Synopsys(SNPS) — 모든 AI 가속기를 설계하는 EDA + IP 듀오폴리 리더

Synopsys는 최대 EDA 벤더이자 최대 상용 IP 카탈로그(약 4500개). 모든 NVIDIA, AMD, 하이퍼스케일러 ASIC, Arm 기반 서버 CPU는 Synopsys 도구로 설계. $350억 ANSYS 인수는 2025년 완료.

Synopsys(NASDAQ: SNPS)는 세계 최대 EDA 벤더이자 최대 상용 IP 카탈로그. 모든 NVIDIA Blackwell, 모든 AMD MI400, 모든 하이퍼스케일러 커스텀 ASIC(Google TPU, AWS Trainium, Microsoft Maia), 모든 Arm 기반 서버 CPU가 Synopsys 도구에서 설계된 후 TSMC에 제조를 의뢰한다.

Synopsys가 파는 것

제품 라인	내용	매출 역할
설계 도구(EDA)	Design Compiler, IC Compiler II, Fusion Compiler, PrimeTime	매출의 약 50%, 약 70% 반복
검증	VCS 시뮬레이터, Verdi 디버거, ZeBu 에뮬레이션	매출의 약 25%
IP 카탈로그	약 4500 타이틀 — 인터페이스 IP(PCIe Gen6, USB4, HBM, DDR5), 파운데이션 IP, 보안 IP, ARC 프로세서 코어	매출의 약 20%, 가장 빠르게 성장하는 세그먼트
ANSYS(2025 완료)	멀티 피직스 시뮬레이션(열, 구조, RF)	새 세그먼트 —— TAM 약 $50억 확장

왜 「픽-앤-쇼블」 플레이인가

AI 워크로드 칩은 다음 깔때기를 거친다:

아키텍트가 ASIC 설계  →  EDA 도구비를 Synopsys + Cadence에 지불
       ↓
설계 엔지니어가 Synopsys IP(PCIe / USB / DDR / HBM) 사용  →  칩당 IP 로열티 지불
       ↓
검증 엔지니어가 VCS 시뮬레이션 실행  →  Synopsys에 컴퓨트 + 라이선스 지불
       ↓
TSMC에서 tape out  →  Synopsys 매출 마감, TSMC 매출 시작

Synopsys는 TSMC가 설계를 보기 전에 매출을 수확하고, 그리고 출하되는 모든 칩으로부터 로열티를 계속 받는다. 설계당 두 번의 매출 이벤트.

AI 구동 EDA 레버리지: DSO.ai

2026년의 비자명한 레버리지는 DSO.ai —— Synopsys의 AI 구동 설계 공간 최적화 도구. DSO.ai는 강화학습을 사용해 인간 설계자보다 더 나은 PPA(power, performance, area) 목표를 50% 짧은 시간에 찾는다.

채택은 실제:

NVIDIA가 H100/Blackwell 설계 사이클에서 DSO.ai 사용 공개
Samsung Foundry가 첨단 노드 설계용 DSO.ai 다년 계약 체결
TSMC 레퍼런스 플로에 N3/N2의 기본값으로 DSO.ai 포함

이것은 「AI가 AI 칩을 설계한다」 —— Synopsys가 최적화를 수익화. 각 DSO.ai 고객은 베이스라인 EDA 대비 프리미엄 지불 —— 보통 계약 규모로 30-50% 상승.

ANSYS 인수가 TAM 확장

2025년 1월 $350억으로 완료. Synopsys + ANSYS는 다음을 아우르는 커버리지 제공:

칩 설계(Synopsys 코어)
멀티 피직스 시뮬레이션(ANSYS —— 열, 구조, RF, 유체)
System-of-systems 모델링(ANSYS + Synopsys 디지털 트윈)

왜 AI에 중요한가: 랙 및 데이터센터 레벨의 열 모델링이 이제 EDA 문제다. 1.4 MW NVIDIA 랙을 설계하려면 칩 전력 프로필과 상호작용하는 열 시뮬레이션이 필요. ANSYS가 그 워크플로 소유; Synopsys + ANSYS는 통합 스택을 판매.

경쟁 해자

	Synopsys	Cadence	Siemens EDA	기타
EDA 점유율(첨단 노드)	~35-40%	~30-35%	~15%	~15%
IP 카탈로그 크기	~4500개	~1500개	~500	없음
파운드리 레퍼런스 플로	모든 주요(TSMC, Samsung, Intel)	모든 주요	일부	없음
AI 구동 도구	DSO.ai(선도)	Cerebrus(추격)	미공개	없음

Synopsys + Cadence 듀오폴리가 EDA 지출의 약 70%를 가져간다. Siemens EDA(구 Mentor Graphics)는 3위, 첨단 노드에서는 한참 뒤. 듀오폴리는 구조적: 고객 특정 도구가 너무 많고, 파운드리 검증이 너무 많고, 스위칭 비용이 너무 높다.

리스크

EUV / GAA 노드 이전 주기. 고객은 노드 이전 해(N3 → N2 → A16)에 EDA를 더 많이 지출. 매출이 해를 가로지르며 들쭉날쭉.
중국 수출 통제. Synopsys는 특정 첨단 노드 EDA의 PRC 판매가 제한. 약 10% 매출 익스포저.
ANSYS 통합. $350억 딜 —— 통합 리스크 실제. 대규모 EDA 통합의 역사적 트랙 레코드는 엇갈림.

Practitioner note

칩 설계에 의존하는 빌더 대상:

커스텀 실리콘(소형 ASIC라도)을 만든다면, Synopsys + Cadence 라이선스가 설계 비용의 80%+ 차지. 그에 맞춰 계획 —— EDA 라이선스 계약은 보통 3년 약정, 시트당 $1-10M.
DSO.ai는 설계 사이클을 30-50% 단축한다. 경쟁사가 사용하고 당신이 안 한다면, 같은 복잡도의 time-to-silicon이 6-12개월 뒤처진다. 스타트업에게 이는 중요.
IP 카탈로그 채택률을 지켜봐라. Synopsys는 비-NVIDIA 설계에서 PCIe Gen6 + HBM4 PHY의 기본값이 점점 되고 있다. Rambus와 같은 업그레이드 주기를 따르지만 고객 믹스가 다르다.

과소평가된 각도: Synopsys + Cadence는 매출이 칩 설계 시작에 의존하고 칩 출하에 의존하지 않는 유일한 두 인프라 IP 명. AI capex가 TSMC fab 구축에 선행해서 당겨질 때(capex 발표는 매출에 18-24개월 선행), Synopsys는 선행 지표. 칩 출하 주기보다 6-12개월 앞서 Synopsys 분기 수주를 지켜봐라.