2026-05-18 — 次瀏覽 $SNPS · Synopsys · Design Compiler · ICC · PrimeTime · IP catalog

Synopsys（SNPS）— 設計每顆 AI 加速器的 EDA + IP 雙寡占龍頭

Synopsys 是最大的 EDA 廠與最大的商業 IP 目錄（約 4500 個 IP）。每顆 NVIDIA、AMD、超大規模 ASIC、Arm-based 伺服器 CPU 都用 Synopsys 工具設計。$350 億美元的 ANSYS 併購已於 2025 年完成。

Synopsys（NASDAQ: SNPS）是世界最大的 EDA 廠與最大的商業 IP 目錄。每顆 NVIDIA Blackwell、每顆 AMD MI400、每顆超大規模自研 ASIC（Google TPU、AWS Trainium、Microsoft Maia）、每顆 Arm-based 伺服器 CPU，都在 Synopsys 工具裡設計完才送到 TSMC 製造。

Synopsys 在賣什麼

產品線	是什麼	營收角色
設計工具（EDA）	Design Compiler、IC Compiler II、Fusion Compiler、PrimeTime	約 50% 營收，約 70% 經常性
驗證	VCS 模擬器、Verdi debug、ZeBu 模擬	約 25% 營收
IP 目錄	約 4500 個 IP — 介面 IP（PCIe Gen6、USB4、HBM、DDR5）、foundation IP、安全 IP、ARC processor cores	約 20% 營收，成長最快區塊
ANSYS（2025 已完成）	多物理模擬（熱、結構、RF）	新區塊 —— TAM 擴張約 $50 億美元

為什麼是「鏟子與鎬」

每顆 AI 工作量晶片走以下漏斗：

架構師設計 ASIC  →  付 Synopsys + Cadence 給 EDA 工具
       ↓
設計工程師用 Synopsys IP（PCIe / USB / DDR / HBM）  →  每顆晶片付 IP 權利金
       ↓
驗證工程師跑 VCS 模擬  →  付 Synopsys 算力 + 授權
       ↓
TSMC tape out  →  Synopsys 營收收尾，TSMC 營收開始

Synopsys 在 TSMC 看到設計前收一輪錢，而且繼續從每顆出貨的晶片收權利金。每個設計兩個營收事件。

AI 驅動 EDA 的槓桿：DSO.ai

2026 年不那麼明顯的槓桿是 DSO.ai —— Synopsys 的 AI 驅動設計空間最佳化工具。DSO.ai 用強化學習找比人類設計師更好的 PPA（power, performance, area）目標，時間少 50%。

採用是真的：

NVIDIA 揭露在 H100/Blackwell 設計週期使用 DSO.ai
Samsung Foundry 簽多年期 DSO.ai 合約用於先進節點設計
TSMC 的參考流程把 DSO.ai 列為 N3/N2 的預設

這是「AI 設計 AI 晶片」 —— Synopsys 把最佳化變現。每個 DSO.ai 客戶比基準 EDA 多付溢價 —— 通常合約規模上提 30-50%。

ANSYS 併購擴張 TAM

2025 年 1 月以 $350 億美元完成。Synopsys + ANSYS 提供跨：

晶片設計（Synopsys 核心）
多物理模擬（ANSYS —— 熱、結構、RF、流體）
System-of-systems 建模（ANSYS + Synopsys 數位孿生）

為什麼對 AI 重要：機架與資料中心層級的熱建模現在是 EDA 問題。 設計一個 1.4 MW NVIDIA 機架需要與晶片功耗 profile 互動的熱模擬。ANSYS 擁有這個工作流；Synopsys + ANSYS 賣整合堆疊。

競爭護城河

	Synopsys	Cadence	Siemens EDA	其他
EDA 占比（先進節點）	~35-40%	~30-35%	~15%	~15%
IP 目錄大小	~4500 個	~1500 個	~500	無
晶圓代工參考流程	全部主要（TSMC、Samsung、Intel）	全部主要	部分	無
AI 驅動工具	DSO.ai（領先）	Cerebrus（追趕中）	未揭露	無

Synopsys + Cadence 雙寡占吃下約 70% 的 EDA 支出。Siemens EDA（前 Mentor Graphics）是第三名，在先進節點落後一段距離。雙寡占是結構性的：客戶特定工具太多、晶圓代工驗證太多、切換成本太高，難以撼動。

風險

EUV / GAA 節點遷移週期。 客戶在節點遷移年（N3 → N2 → A16）花更多 EDA；營收跨年顛簸。
中國出口管制。 Synopsys 部分先進節點 EDA 對 PRC 銷售受限。約 10% 營收曝險。
ANSYS 整合。 $350 億美元的併購 —— 整合風險真實；大型 EDA 整合的歷史紀錄是參差不齊。

Practitioner note

對依賴晶片設計的開發者：

若你在做自研矽片（即使小型 ASIC）， Synopsys + Cadence 授權占你 80%+ 設計成本。據此規劃 —— EDA 授權合約通常是 3 年期承諾，每席 $1-10M。
DSO.ai 縮短設計週期 30-50%。 若你的競爭對手在用而你沒用，相同複雜度的 time-to-silicon 落後 6-12 個月。對 startup 來說有差。
盯 IP 目錄採用率。 Synopsys 在非 NVIDIA 設計中愈來愈是 PCIe Gen6 + HBM4 PHY 的預設。和 Rambus 跟同一個升級週期，但客戶組合不同。

被低估的角度：Synopsys + Cadence 是唯二「營收依賴晶片設計起跑、不是晶片出貨」的基建 IP 名。 當 AI capex 超前 TSMC 廠拉動（capex 公告領先營收 18-24 個月），Synopsys 是領先指標。盯 Synopsys 季度新接訂單，比晶片出貨週期早 6-12 個月。